PAT-NO:

JP402027600A

DOCUMENT-IDENTIFIER: JP 02027600 A

TITLE:

INTEGRATED CIRCUIT DEVICE

PUBN-DATE:

January 30, 1990

INVENTOR-INFORMATION:

NAME

HIRASHIMA, MASAYOSHI

ASSIGNEE-INFORMATION:

NAME COUNTRY

MATSUSHITA ELECTRIC IND CO LTD N/A

APPL-NO: JP63177820

APPL-DATE: July 15, 1988

INT-CL (IPC): G11C029/00

US-CL-CURRENT: 714/763, 714/FOR.103

ABSTRACT:

PURPOSE: To reduce the number of auxiliary memories by forming a memory cell which adds one bit error correcting circuit, error-corrects and stores data, and error-corrects and reads them at the time of reading, an error-correcting logic, a control logic, etc., on the same semiconductor substrate.

CONSTITUTION: A residual memory cell having a smaller information quantity than that to be stored into an integrated circuit to which digital signals are stored bit by bit at every one memory cell is provided, and an error-correcting logic circuit 2 to generate the error-correcting code at a (k) bit for an (n) bit of the information quantity, a pair of data registers 7 and 8 to temporarily save the information, and a control logic 6 to control the data register, the error-correcting logic and the address of the memory cell are formed on the same semiconductor substrate. Further, an (n+k) bit is read, the error is corrected, and the correct data at the (n) bit are obtained. Thus, the number of the auxiliary memories can be reduced.

COPYRIGHT: (C)1990,JPO&Japio

®日本国特許庁(JP)

@特許出願公開

母 公 開 特 許 公 報 (A) 平2-27600

⑤Int. Cl.
³

識別配号

庁内整理番号

❸公開 平成2年(1990)1月30日

G 11 C 29/00

302

7737-5B

審査請求 未請求 請求項の数 2 (全5頁)

❸発明の名称 集積回路装置

到特 頭 昭63-177820

②出 願 昭63(1988)7月15日

位 発明 者 平 · 鸠 正 芳 · 创出 颐 人 · 松下電器産業株式会社

大阪府門真市大字門真1006番地 松下電器産業株式会社内

大阪府門真市大字門真1006番地

四代 理 人 弁理士 栗野 重孝 外1名

明 和 曹

1、発明の名称

集積回路装置

- 2、特許請求の範囲
- (1) デジタル信号を1メモリセル毎に1ビットプロ記憶せしめる集積回路に記憶させる情報量よりも少ない剰余のメモリセルを設け、情報量 B ビットに対してトピットの誤り訂正コードを発生させる誤り訂正ロジック回路と、情報を一時待避させる1対のデータレジスタと、前記データレジスタ及び誤り訂正ロジックとメモリセルのアドレスとを制御する制御ロジックとを同一の半導体基板上に形成したことを特徴とする集積回路接限。
- ② 一度に普込む情報のビット数が、額り打正コードを付加する情報のビット数 B の での時に、 C 回の普込み毎にB ビット毎の額り打正コードを付加する制剤 B ジックを付加したことを特徴とする特許請求の範囲第1項記載の集積回路装置。
- 3、発明の詳細な説明

産業上の利用分野

本発明は、半導体メモリ、特に大規模なデジタル信号記憶用の集積回路被置に関するものである。 従来の技術

世来の半導体メモリにおいては、メモリを行政 は列単位に分け、行政は列を余分に設け、1ビットでも欠陥があれば、行政は列単位で予備と入れ 替えていた。

発明 が解決 しようと ナる課題

しかるに、1 ピットの欠陥を教育するため、行 或は列単位で予備を設けると、欠陥のピット数が 散在して増加すると、大容量メモリでは、予備の メモリも数多く準備せねばならないという問題が 発生する。

本発明は上記課題に鑑み、予備のメモリ数を減 らすことができると共に、検査後に、配額替えを するという工数を削減することのできる集積回路 装置を提供することを目的とする。

既昭を解決するための手段

本発明の集積回路は、1 ピット誤り訂正回路を 付加し、データは誤り訂正してメモリし、舵み出 し時は誤り訂正して読み出すようにしたメモルセル、誤り訂正ロジック、制御ロジック等を同一の 半導体益振上化形成したものである。

作用

本発明によれば、メモリへ普込むゲータを、ロビット単位に分割し、ロビット毎にトピットの誤り訂正ピットを付加して普込む。即ち行又は列をロナトビットで構成する。そしてロナトビットを説み出し、誤り訂正を行ない、ロビットの正しいゲータを得るものである。

夹 施 例

第1図に本発明の一実施例を示す。メモリ1の ほ成を(ロ+k)×P とする。行は(ロ+k)ビットとし、Pを列の数とする。ロ+kロT2と考えると、kロB・ロロ64でハミングコードを用いれば1ビットの誤り訂正が行なえる。データとして64ビット単位とすることは不自然な値ではない。k=Bとすれば、ロコ12Bにできる。ロとkの値は、メモリ1のビット単位の不良率を考慮して決めればよい。以下ロニ84、kロBとして

ットのダータをメモリセル1へ音込む手順を考え る。64ピットのデータを直列で扱うので、アド レスは 40.41.42.43.44.46 の8どっとお ればよい。12の姉子中、40~48に相当する8 個のアドレスラインの値が変化し、その変化に同 初して、端子9の入力が変化し、先ずパッファメ モリてへ普込まれる。パッファメモリアのアドレ スは、蛸子12の8ピットのアドレスをアドレス 発生回路8を介して得ている。パッファメモリで を参込モードに設定することは制御回路のによっ・ て行なり。次の84ビットはパッファメモリBへ 書込まれ、この時、パッファメモリでは制御回路 8により脱出モードに設定され、アドレスも制御 回路8から供給される。又、との時、パッファメ モリアの出力を越り訂正ロジック部2へ伝えるよ うに制御回路⊖の出力で切替ゲート4を設定し、 84ビットを誤り訂正ロジック部2へ伝え、誤り 訂正ロジック部2で綴り訂正ピット8ピットを付 加する。針72ピットがメモリセル1へ伝えられ る。第1図の1はメモルセル以外に必要を周辺回

説明する。

第1図中1はメモリセル、2は誤り打正ロジッ ク部、3は関り訂正された信号から、関り訂正を 行なって、傍報ロコ64のみを出力する回路、4 はゲータパッファメモリてと8の出力を切替えて、 餌り打正ロジック部2へ供給する切替ゲートであ る。6は各込/紋出しのナドレスを発生させる回 は、eはメモリ全体を制御する制御回路、TとB **は交互に書込/貌出しを行なりパッファメモリで、** ュピットの容量を有する。9は入力端子で、簡単 のため1ヶのみ示してあるが、8ピット並列入力 ても支障はない。出力幾子13も、同様である。 以下の説明では扱うデータは底列とし、端子母。 13は各1ヶとして扱う。10はクロック端子で、 使わなくても支障ないが、とこでは動作を判り易 くするためクロックを用いるものとする。クロッ クは内部で発生させても良い。11は春込/統出 しを指定する姚子である。12はアドレス指定の 蛸子である。

先十、データの書込みについて述べる。84ビ

路を含むととは云うまでもない。メモリセル1の 書込み、説出しの制御は制御回路ので行ない、書 込みアドレスと読み出しアドレスの切替は通常の メモリと同じく、外部で行なう。

足説明する。時期 t4~t2 の間にX4 の84ビデ 1の情報が第1回のパッファメモリてへ書込まれ、 111~1120間にパッファメモリアから買り訂正 ロジョク部2へ伝えられる。との間、アドレス発 生回路のから、メモリ1と、バッファメモリア。 8ヘアドレスが伝えられる。データバッファメモ リアからの統み出しは、メモリセル1の最小アク セス時間に合わせてある。 111~121では 22の 情報84ピットがデータパッファメモリ8へ客込 まれ、t₂₁~t₂₂の間化パッファメモリ日から切 替ゲート4を介して、誤り訂正ロジック節2へ伝 えられ誤り訂正される。以降とれを殺巫士。説み 出しは、64ピット分のアドレスを指定し、64 ピット単位で統み出す。出力パッファ及び誤り打 正ロジック3の中には、第3回に示すように、デ

ータパッファメモリてと8尺対応するメモリるA と3Bが含まれている。

以下第3図を雰囲しつつデータの統出したつい て述べる。統出しのタイミングは第4図に示す。 時刻で,~で, でメモリ1から、第2回の又,の記憶 されているメモルセル84ピットを庇み出す。こ の64ビットは誤り打正部3Cのメモリに一度配 聞され、T2~T、の間に譲り訂正される。群り打 正の仕方は、データを直列で扱っても、並列で扱 ってもよいが、並列処理の場合、メモリセル1と ** 関り訂正部3Cの間の接続機が増大する。直列処 理でも、T1~T2 とT2~T11が同程度の時間を見 込んでおけば十分である。 T2~T11の間に、誤り 打正部3Cから、パッファメモリ3A(又は3B) へ X1の84ビットを転送しても、 T11~T12の 間に伝送してもよいが、ととでは エィー までに伝送 が終るものとする。 Tan から3月の入力が第4 図Dの如く高レベルになり、インパータ3Rの出 力が低レベルになり、データパッファメモリるA が統出し状態となり、T11~T21 の間にパッファ

せるため、パッファメモリ3A、3Bへ別のアドレスを供給する。R/Wアドレス発生部3Wでは、パッファメモリ容量が64ビット放、ao~agの6ビットを指定するが、メモリセル1は制御回路6から、それより上位ag~akビットを指定する。上記の如く複成すると、被出し、書込みの始めのみ、誤り訂正する1単位分だけ遅れるが、連続して、統出し、書込みをする場合は、始の遅れがそのまらずれるだけであり、システム設計時に配成しておけば支撑はない。以上述べた如く様成すれば、データは1ビット誤り訂正されて出力されるので、84ビット(詳しく云えば84+8)中の1ビットの欠陥は救済される。

発明の効果

以上のように本発明によれば、大容量メモリで、 欠陥が増加した場合の欠陥数済が容易である。上 記説明では、84+8のビット解成をとったが、 例えば、812ビットに対し、10ビットの訂正 コードを付加しても1ビットのエラーは訂正でき

メモリ3Aから、X, の64ビットが脱み出され セレクタヨSを介し、出力パッファヨひへ伝えら れ、出力パッファコリで選当なレベルと、インピ ーダンスに変換され、煳子13から出力される。 T.,~To, では、セレクタ35はパッファメモリ 3 A の出力を通過させ、T₂₁~T₃₁ ではパップ ァメモリ3Bの出力を通過させる。 Cれは第4図 Dの波形を用いればよく、制御回路のでとれを形 成するのは容易である。『、、~To、で、パッファ メモリ3人からX.の64ピットを読み出している 間、メモリセル1から、誤り訂正部3CへX2の データが疎み出される。 T₁₁~T₁₂の間に X₂ を 校み出し終り、I₁₂~I₂₁の間に誤り訂正し、メ モリ3Bへ書込む。第4回Dの信号が、パッファ メモリ3Bに加えられているので、パッファメモ リ3Bは書込み状態である。 T_{21} までに、 X_2 の パッファメモリ3Bへの書込みが終了する。 ちょ からはパッファメモリ3BからX,の64ビットが 競み出される。以下とれを疑惑す。R/Wァドレ ス発生部3分では、上記説明通りの動作を実行さ

る。仮にメモリのピットエラー率がついるとすれば 812ピットに対し、10ピットの誤り訂正を 行えば、余裕を持って誤り訂正できる。従って、メモリ全体の容量が仮に16Mピットとすると、全体で18ピット以下の誤りなら、平均的には、512ピットの中には、1ピット以上の欠陥には合きれない。メモリの欠陥の程度を考慮して、誤り打正の単位を決めれば、行政は列単位で予備を設け、配験替えする必要はない。但し、各メモリセルについてのテストは必要である。512ピットに対し10ピットの誤り訂正を行なえば、メモリセルの増加金は約2%である。との程度のメモリセルの増加金は約2%である。との程度のメモリセルの増加金は約2%である。との程度のメモリセルの増加金になる。


4、図面の簡単な説明

第1回は本発明の一実施例の集積回路のプロック図、第2回はデータ普込み時のタイムチャート、第3回は第1回の要節の動作説明のプロック図、第4回はデータ説出し時のタイムチャートである。
1 ……メモリセル、2 …… 譲り打正 ログック部。


特開平2-27600(4)

3 ·······出力パッファかよび誤り訂正ロジック部、
4 ······切替ゲート、5 ······アドレスパッファ、8 ·······制御ロジック部、7 ,8 ······パッファメモリ。
代理人の氏名 弁理士 栗 野 賞 幸 ほか1名


٦,



第 2 図



98 3 図



ta A E

